W 1965 roku współzałożyciel firmy Intel, Gordon Moore, sformułował to, co stało się „prawem Moore’a”. Przez ponad pół wieku stanowiło ono podstawę stałego wzrostu wydajności układów scalonych (IC) i spadku kosztów – fundamentu współczesnej technologii cyfrowej. Krótko mówiąc: liczba tranzystorów w układzie scalonym podwaja się mniej więcej co dwa lata.
Przez lata postęp podążał tym rytmem. Teraz sytuacja się zmienia. Dalsze zmniejszanie stało się trudniejsze; rozmiary elementów spadły do zaledwie kilku nanometrów. Inżynierowie napotykają ograniczenia fizyczne, bardziej złożone etapy procesów i rosnące koszty. Mniejsze geometrie również obniżają wydajność, utrudniając produkcję wielkoseryjną. Budowa i eksploatacja najnowocześniejszej fabryki wymaga ogromnego kapitału i wiedzy specjalistycznej. Dlatego wielu twierdzi, że prawo Moore'a traci impet.
Zmiana ta otworzyła drzwi nowemu podejściu: chipletom.
Chiplet to mała kość, która wykonuje określoną funkcję – w zasadzie jest to wycinek tego, co kiedyś było jednym monolitycznym chipem. Integrując wiele chipletów w jednym pakiecie, producenci mogą złożyć kompletny system.
W erze monolitu wszystkie funkcje znajdowały się na jednej, dużej matrycy, więc defekt w dowolnym miejscu mógł doprowadzić do zniszczenia całego układu. Dzięki chipletom systemy są budowane z „znanej, dobrej matrycy” (KGD), co znacząco poprawia wydajność i efektywność produkcji.
Integracja heterogeniczna – łączenie układów scalonych zbudowanych na różnych węzłach procesowych i spełniających różne funkcje – sprawia, że chiplety są wyjątkowo wydajne. Wysokowydajne bloki obliczeniowe mogą wykorzystywać najnowsze węzły, a pamięć i obwody analogowe pozostają w oparciu o dojrzałe, ekonomiczne technologie. Rezultat: wyższa wydajność przy niższych kosztach.
Branża motoryzacyjna jest szczególnie zainteresowana. Duzi producenci samochodów wykorzystują te techniki do opracowywania przyszłych układów SoC do pojazdów, których masowe wdrożenie planowane jest po 2030 roku. Chiplety pozwalają im na efektywniejsze skalowanie sztucznej inteligencji i grafiki, jednocześnie zwiększając wydajność – zwiększając zarówno wydajność, jak i funkcjonalność półprzewodników samochodowych.
Niektóre części samochodowe muszą spełniać rygorystyczne normy bezpieczeństwa funkcjonalnego i dlatego opierają się na starszych, sprawdzonych węzłach. Tymczasem nowoczesne systemy, takie jak zaawansowane systemy wspomagania kierowcy (ADAS) i pojazdy definiowane programowo (SDV), wymagają znacznie większej mocy obliczeniowej. Chiplety wypełniają tę lukę: łącząc mikrokontrolery klasy bezpieczeństwa, dużą pamięć i wydajne akceleratory AI, producenci mogą szybciej dostosowywać układy SoC do potrzeb każdego producenta samochodów.
Te zalety wykraczają poza motoryzację. Architektury chipletów rozprzestrzeniają się w sztucznej inteligencji, telekomunikacji i innych dziedzinach, przyspieszając innowacje w różnych branżach i szybko stając się filarem rozwoju półprzewodników.
Integracja chipletów opiera się na kompaktowych, szybkich połączeniach między układami scalonymi. Kluczowym elementem jest interposer – warstwa pośrednia, często krzemowa, znajdująca się pod układami scalonymi i kierująca sygnały podobnie jak w przypadku małej płytki drukowanej. Lepsze interposery oznaczają ściślejsze sprzężenie i szybszą wymianę sygnału.
Zaawansowana obudowa poprawia również dostarczanie mocy. Gęste układy maleńkich metalowych połączeń między strukturami zapewniają wystarczającą ilość ścieżek dla prądu i danych nawet w ciasnych przestrzeniach, umożliwiając transfer o dużej przepustowości przy jednoczesnym efektywnym wykorzystaniu ograniczonej przestrzeni obudowy.
Obecnie dominującym podejściem jest integracja 2,5D: umieszczanie wielu układów scalonych obok siebie na interposerze. Kolejnym krokiem jest integracja 3D, która polega na pionowym układaniu układów scalonych za pomocą przelotek krzemowych (TSV) w celu uzyskania jeszcze większej gęstości.
Połączenie modułowej konstrukcji układów scalonych (rozdzielenie funkcji i typów obwodów) z technologią układania w stosy 3D pozwala na tworzenie szybszych, mniejszych i bardziej energooszczędnych półprzewodników. Współlokowanie pamięci i mocy obliczeniowej zapewnia ogromną przepustowość dla dużych zbiorów danych – idealne rozwiązanie dla sztucznej inteligencji i innych wysokowydajnych obciążeń.
Układanie w pionie niesie jednak ze sobą wyzwania. Ciepło kumuluje się łatwiej, co komplikuje zarządzanie temperaturą i wydajność. Aby temu zaradzić, naukowcy opracowują nowe metody pakowania, które lepiej radzą sobie z ograniczeniami termicznymi. Mimo to, dynamika jest silna: konwergencja chipletów i integracja 3D jest powszechnie postrzegana jako przełomowy paradygmat – gotowy do kontynuowania pochodni tam, gdzie kończy się prawo Moore'a.
Czas publikacji: 15.10.2025